东芝荣获第63届大河内纪念技术大奖

2017年2月17日

通过降低相邻存储单元耦合效应
实现多位/单元NAND闪存高密度设计规则的突破性技术

 

东京—东芝公司(TOKYO:6502)荣获第63届大河内纪念技术大奖,该奖项是日本工业技术领域久负盛名的奖项,充分认可了东芝近期在尖端半导体技术方面所取得的成绩。

 

大河内奖(Okochi Prize)始于1954年,旨在表彰包括生产技术研发在内的诸多领域的工业工程进步。最近四年,凭借在卓越研发和制造方面的突出成就,东芝多次荣获该奖项。今年,该奖项表彰了东芝通过降低相邻存储单元耦合效应实现多位/单元NAND闪存高密度设计规则的突破性技术。颁奖典礼将于3月24日在东京举行。

 

东芝发明的NAND闪存是一项存储技术,它使现代生活必不可少的个人数字设备成为可能。NAND闪存广泛应用于智能手机、平板电脑和个人电脑、SD存储卡和USB存储器以及SSD等工业存储设备。

 

利用设计规则缩减和多位/单元技术,NAND闪存在实现低成本的同时具备大存储容量。然而,不断小型化使存储单元更为紧凑,因此,当对相邻单元进行编程时,存储单元中的电子数量会受到影响。对利用更少电子来记录数据的多位存储单元来说,这是一个致命问题,会导致数据读取错误。

 

东芝将技术成果应用于MLC(2bit/cell)NAND闪存,可确保高水平的数据可靠性。该技术以多单元编程次序为基础:首先在一个单元中进行一位编程,然后在相邻单元中进行一位编程,最后在第一单元中进行另一位的编程。这种单独添加数据位的方法可有效降低相邻单元之间的耦合干扰。该次序借助标记单元确定单元中编程的位数,可与现有产品兼容。

 

一项更先进的技术支持东芝制造高可靠性TLC(3bit/cell)NAND。这项技术通过每单元位数更高的三步编程方式将按序编程引入TLC NAND单元,可确保快速、准确的编程,几乎可消除相邻单元之间的耦合干扰。

 

利用多位/单元技术减小芯片尺寸可带来多重益处:降低生产期间能耗;减少加工期间材料用量;降低环境影响;以及提高产量。它还支持东芝将高容量、低成本的NAND闪存推向市场,为更广泛的产品应用和不断进步的信息化社会提供支持。

 

东芝将不断推动闪存技术创新,以满足信息化产业需求。

获奖技术

通过降低相邻存储单元耦合效应实现多位/单元NAND闪存的高密度设计规则的技术

获奖名单

Noboru Shibata,内存部

Masaki Fujiu,内存部

Hiroshi Sukegawa,半导体研发中心

东芝公司存储与电子元器件解决方案公司

PAGETOP